技术编号：6401203
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明是一种基于FPGA具有状态监控的多余度同步IP核，属于航空电子，它是一种基于FPGA实现的具有状态监控功能的多余度硬件同步电路。背景技术在工程，为了提高系统的可靠性和安全性，余度技术是一种经常采用的手段。在一个应用系统中，采用多余度并行工作，并运用余度管理，在某个余度出现故障时，可以剔除故障余度，由其余正常工作的余度继续进行任务运行，从而提高了整个系统的可靠性。系统中多余度并行工作，首先要解决的是各余度同步问题，用以保证每个余度在同一时刻开始进行任务...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。