技术编号:6401320
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及集成电路制造和设计领域,具体而言,涉及一种缓冲器的插入方法及>J-U ρ α装直。背景技术时序逻辑是数字电路设计中的重要组成部分。而保持时间(hold time)是指数据稳定后保持的时间,如果保持时间无法满足预设条件,那么数据就不能被稳定的输入触发器。当发生保持时间违例时,数字电路设计的功能就不能正确地实现。因此,修复保持时间违例是数字电路设计中一项必要且非常重要的工作。工艺、电压和温度是影响电路性能的三个基本因素,但是,在研究过程中不可能...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。