技术编号：6414030
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及加法电路，具体说涉及对多值数据进行相加的低耗电多值加法器以及利用电容耦合的加权加法电路。在现有的数字电路中，一般使用基于二进制逻辑的二进制数字系统。然而，在二进制数字系统集成化的场合，为了用二进制表示数据，其连线数会增加，在其内部布线所占的比例可达70～90％。因此，很难制成具有高速、高可靠性和低耗电的芯片。于是，为了解决这一问题对使数据多值化的基于多值逻辑的数字系统进行了研究。作为其一例，在附图说明图18上示出SD(带符号数字)数制的SD数多值...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。