技术编号:6428292
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及数字集成电路的设计自动化。具体地说,涉及在存在延迟变化的情况下,数字电路的静态计时分析。更具体地说,本发明涉及在考虑并保存各个电路组件的延迟之间的相关性的时候,以概率或统计方式传播数字电路的到达时间和所需到达时间。相关申请C.Visweswariah,“System and Method for Probabilistic CriticalityPrediction of Digital Circuits”,文件编号YOR92003-0402US...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。