技术编号:6429127
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及将异步数据同步化的,尤其涉及将来自异步外设的读数据与总线时钟相同步。背景技术 触发器通常用作数字逻辑系统中的存储元件。触发器在时钟的上升沿和下降沿对它们的输入进行采样,并且保持经采样的输入作为它们的输出直到下一时钟沿的到来。由于在数字逻辑系统中使用触发器,亚稳定性是一个重要的设计考虑,数字逻辑系统的大多数设计者必须应对这种亚稳定性。当触发器进入亚稳定状态时,其输出是未知的,可介于逻辑高和逻辑低之间,或者可能是振荡的。如果在下一时钟沿之前,输出不转...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。