技术编号:6436141
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明属于集成电路可测试性设计背景技术首先,介绍背景知识和相关定义组合门门的输出信号线的值与时钟信号无关,这样的门称为组合门,组合门的类型包括非门、与门、或门、与非门、或非门、异或门、异或非门等。时序门门的输出信号线的值与时钟信号有关,这样的门称为时序门,也称为时序单元。时序门的输入有逻辑输入和时钟输入,输出为逻辑输出。通常在时钟输入信号的上升沿或者下降沿到来时,读入逻辑输入信号的值,从而产生相应逻辑输出信号的值。组合后继在电路结构中,组合门的输出信号线是...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。