技术编号：6459859
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及数字处理系统中，同时实现具有超长位的加法和减法的并行设 计方法，特别是涉及对加法和减法进行无差异并行计算的硬件加法器及其设计 方法。背景技术许多数字处理系统中，需要进行具有超长位的加法和减法计算(此处位和 比特具有相同含义)。例如，信息安全系统中的公开密钥密码体制，如RSA和 ECC算法，其实现涉及到几百位甚至到几千位以上的加法和减法运算。而普通 计算机中CPU的基本运算单元只有几十位(如8、 16、 32位等)，利用它们来 处理如此大数的加法或...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。