技术编号：6476552
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及，并且例如，涉及配置 有用于校正非易失性地存储在半导体存储器内的信息中的错误的校 正电路的半导体存储器，以及控制该器件的方法。背景技术根据非易失性存储器件的类型，与存储器中存储的数据量相对应 的存储器的物理量的状态随着时间的流逝而改变。当经过了预设的时 间时，数据可能丢失。各种存储器件都具有这个属性。例如，这些存 储器件中包括使用具有所谓的层叠栅结构的晶体管作为存储器单元 的非易失性半导体存储器件。层叠栅结构包括隧道绝缘膜，浮栅电极，栅间绝缘膜和...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。