技术编号：6477138
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及多线程处理器，并且尤其涉及多线程处理器的线程管理。背景技术由于高速缓存未命中(cache misses)或其他存储器事务而引发的指令流水线停止(stall)，可能降低处理器的效率。该问题在多线程处理器中尤为严重，由于一个线程引起的指令流水线停止可能延迟其他线程的执行。有些处理器独立于程序流对停止的指令流水线进行监视，并且响应于停止，而许可除了引起停止的线程之外的线程在流水线中被执行的优先级。然而，在指令流水线中监视停止通常是困难的，并且需要额外的...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。