技术编号：6477997
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本公开内容涉及处理设备，更具体地涉及用于处理设备的高速缓存。背景技术处理设备有时采用一个或更多个高速缓存来为处理器提供暂时的、快速的访问存 储位置。响应于正在处理器中执行的存储指令，高速缓存确定该高速缓存的高速缓存行 (cache line)是否已经与存储地址相关联。在高速缓存命中的情况下，该高速缓存将数据 存储在与该存储地址相关联的高速缓存行中。如果不存在与包含有效数据的存储地址相关 联的高速缓存行，则发生高速缓存未中。如果发生高速缓存未中，则该高速缓存...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。