技术编号:6479022
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明大体上涉及改进处理具有多种长度的指令的处理器中的效率的技术,且更 明确地说,涉及用于在预解码修复高速缓冲存储器中存储针对跨越两个或两个以上高速缓 冲存储器线的指令的预解码信息的有利技术。背景技术许多处理器支持具有可变长度指令的指令组。举例来说,处理器的指令组可由32 位指令和16位指令组成。处理器也可具有分级存储器配置,所述分级存储器配置具有多层 高速缓冲存储器,包含(例如)指令高速缓冲存储器、数据高速缓冲存储器和系统存储器。 如果处理器还具有在高时...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。