技术编号：6481007
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及可重构计算研究，特别是一种动态可重构FPGA在线2D区域 管理和任务放置方法。背景技术现场可编程门阵列(FPGA)以其低功耗、高性能和灵活性好的可重构硬件器件广 泛应用于嵌入式系统设计中。FPGA由一定数量的CLB (Configurable Logic Block，可重构 逻辑块，简称cell)及其之间的内部连线构成。FPGA天生具有并行性，即两个或更多的硬件 任务可以同时的在一块FPGA上执行。局部动态可重构FPGA，例如，Xilinx公司的...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。