技术编号:6483201
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明是有关于一种位于使用管线化(pipelined)微处理器中的分支目标地址快取区,且特别是有关于一种当因分支目标地址快取区的命中引起微处理器分支时,提供正确指令流给指令缓冲区的方法及装置。指令撷取阶层撷取在目前执行的方程式里的下一个指令。此下一个指令通常为具有下一个连续的内存地址的指令。然而,在一个分支指令产生的情况下,此下一个指令为在由此分支指令所特定的内存地址上的指令,此内存地址通常被称为分支目标地址。此指令撷取阶层从指令快取区撷取指令。如果这些指...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。