技术编号:6485320
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明描述了具有执行单元逻辑电路的处理核,所述执行单元逻辑电路使第一寄存器存储第一向量输入操作数,使第二寄存器存储第二向量输入操作数,以及第三寄存器存储包含标量输入操作数a、b、c的打包数据结构。所述执行单元逻辑电路还包括用于执行操作(a*(第一向量输入操作数))+(b*(第二向量操作数))+c的乘法器。专利说明使用三个标量项的超级乘加(超级MADD)指令[0001]本发明的领域一般涉及计算系统,且尤其涉及使用三个标量项的超级多次加法指令。背景技术[000...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。