技术编号:6493438
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明公开了一种针对FPGA面积优化的优先级资源共享方法,包括读取RTL综合中间数据结构网表,查找并收集网表中所有时序互斥的分支;分析时序互斥的分支中的具体操作,检测并收集时序互斥的分支中相同的算术操作;以及优先对有相同输出的算术操作进行共享,其次对只有公共输入端口的算术操作进行共享,最后对没有公共端口的算术操作进行共享。利用本发明,通过检测HDL设计文件中时序互斥的相同的算术操作,对这些算术操作按照规定的顺序依次进行共享,就可以减少算术逻辑单元(ALU-...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。