技术编号:6495395
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。动态随机存取存储器(DRAM)被操作为与处理器核心耦接的高速缓冲存储器。从所述处理器核心向所述DRAM传输作为偶数和奇数比特对的数据块。所述数据块包括N个纠错码(ECC)比特和11*N个数据比特。要将两个或更多个高速缓存行存储在存储器页中,聚合到一起的标记比特位于所述存储器页内。专利说明在动态随机存取存储器中提供高速缓存标记的机制和技术[0001]本发明的实施例涉及动态随机存取存储器(DRAM)作为高速缓冲存储器的使用。更 具体地,本发明的实施例涉及在用作...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。