技术编号:6500194
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。一种,包括利用第一模拟工具通过电阻-电感-电容(RLC)提取机制由第一布局生成第一网表文件,通过第二模拟工具对网络实施V/I测试,基于V/I测试的结果确定是否存在失配,以及修改网络的连接迹线以生成第二布局。专利说明[0001]本发明涉及校正布局前模拟结果和布局后测试结果之间的电阻比失配的方法。更具体而言,本发明涉及校正各种半导体器件中由各种寄生元件引起的失配。背景技术[0002]随着半导体技术的发展,集成电路(IC)已经趋向于小部件尺寸,诸如65纳米、45...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。