技术编号:6501692
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。背景技术 高速缓存(cache)相关多处理器系统包括两个或多个独立的处理器核心。这些核心包括用于在靠近数据耗用位置处复制存储数据。高速缓存相关协议的一个功能是维持这些高速缓存相关,也就是说,确保存储的相关性。高速缓存相关CMP是高速缓存相关多处理器系统的一种特殊情形。在CMP中,独立的处理器核心被集成到单个硅片上。当前,没有一种协议来确保CMP中的高速缓存相关性。因此,需要有一种芯片内高速缓存相关性协议,以维持芯片内处理器高速缓存之间的相关性。附图说明如附...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。