技术编号:6502231
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明实施例提供的一种内存访问方法及内存系统,内存控制器将访存指令、低位地址信号、第一片选信号和第一高位地址信号发给第一级缓冲芯片,并延迟第二高位地址信号,得到延迟地址信号,将延迟地址信号发送给第二级缓冲芯片,第一级缓冲芯片根据第一片选信号和第一高位地址信号选通目标第二级缓冲芯片,并将访存指令和低位地址信号发送给目标第二级缓冲芯片,目标第二级缓冲芯片根据延迟地址信号和第二片选信号确定目标内存模块,根据低位地址信号确定目标内存颗粒,根据访存指令从目标内存颗粒...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。