技术编号:6504825
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种。一种三维处理器系统包括采用堆叠式配置的第一处理器芯片和第二处理器芯片。第一处理器芯片包括具有第一组状态寄存器的第一处理器。第二处理器芯片包括具有与所述第一组状态寄存器对应的第二组状态寄存器的第二处理器。所述第一和第二处理器通过所述第一和第二处理器芯片之间的垂直连接而相连。模式控制电路以多种操作模式之一操作所述处理器系统。在一种操作模式中,所述第一处理器活动而所述第二处理器不活动,所述第一处理器以高于第一处理器的最大安全速度的速度操作,并且所...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。