技术编号:6512669
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明属于,包括以下步骤生成经过三模冗余措施的综合后的FPGA网表文件,并选取经过三模冗余措施的关键寄存器的输入-输出;将三模冗余情况分为有效和失效的情况进行考虑;对所有的经过三模冗余措施的寄存器进行输入-输出结构选择并重复步骤(1)~步骤(2),直至所有的寄存器三模冗余有效性的情况均得到验证;根据6种情况分别在门级仿真和时序仿真情况下进行三模冗余措施的有效性验证。其优点是,可以选定关键寄存器进行验证,最终测试结果可判断预测且可观测;既可以模拟实际情况,又...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。