技术编号:6514065
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明公开了一种异步缓存方法,按照第二异步缓存器中间部分地址块的编码和虚拟地址块的编码对第一异步缓存器的地址块进行编码,所述第一异步缓存器的深度为小于第二异步缓存器的深度的任意偶数个地址块,所述第一异步缓存器在读写数据过程中,按照读或写指针指示的地址块的编码确定自身的状态;本发明同时还公开了一种异步缓存器及集成电路,通过本发明的方案,能够使异步缓存器的深度更加符合需求,避免使用大深度异步缓存器时,浪费较多寻址空间,并且结构简单,易于电路实现,尽可能的减小了...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。