技术编号:6538618
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种BLOCKRAM级联实现结构,其包括一列BLOCKRAM;一列BLOCKRAM内相邻的两个BLOCKRAM间通过第二级ASIC级联逻辑布线结构使得所述两个BLOCKRAM间进行地址级联,以形成一个所需地址深度及数据宽度的BRAMCOMB2级联结构,且BRAMCOMB2级联结构内的两个BLOCKRAM均能进行独立访问。本发明通过ASIC技术实现专用的级联逻辑,支持全局级联或者局部级联,使得既满足用户的存储需求,又保留了可编程逻辑器件中BRAM级...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。