技术编号：6553510
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明一般涉及存储器访问。背景技术图1图示现有技术的存储器系统100,它包括存储控制器110和 存储器120。存储控制器110通过一组地址线112、 一组地址/数据线 114、控制线116和至时钟存储器120以实现同步存储器访问的时钟(CLK)线118耦合到存储器120。参考圓2的读访问时序图200,存储控制器110请求通过在地址 线112上输出高阶地址部分(A1H)、在地址/数据线114上输出低阶 地址部分(A1J以及在控制线116上输出读命令、活动地址...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。