技术编号：6555021
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及信号处理领域，具体地说，涉及用于通信及信号处理中的基于余数系统(RNS)的数值缩放电路的实现结构。背景技术在数值运算过程中，大量的乘加运算将导致数据动态范围的扩大，从而导致溢出的发生。数值缩放是解决运算溢出最常用的方法之一。在二进制补码系统中，通常利用截位操作进行2"缩放，在VLSI实现时不需要任何额外的资源。类似地，在余数系统的应用中， 对于那些乘加密集型的数字信号处理系统，也难免会发生溢出的情况。因此，也同样可以利用缩放操作抑制运算的溢出，使...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。