技术编号：6569562
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明的实施例总体上涉及集成电路领域，更具体而言，涉及用于时 分复用片内端接的系统、方法和设备。背景技术诸如存储器件等的集成电路的工作频率逐渐地提高。为了利用这些高 频率，将计算系统设计成以相当的频率沿着它们的总线以及在系统组件之间传输信号。在系统组件之间(例如在集成电路之间)以高频发送和接收数据时可 能会遇到一些困难。总线的行为类似于传输线，其中阻抗失配会导致信号 反射和干涉效应。可以利用端接电阻，通过匹配阻抗来使信号反射最小化， 从而在互连上保持信号质...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。