技术编号：6580417
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。 本发明的实施例总地涉及用于设计和制造集成电路(IC)的技术。更具体而言，本发明的实施例涉及一种用于基于对聚焦敏感的成本协方差场(cost-covariance field)来确定掩膜布局中的辅助特征布置的技术。 背景技术 半导体集成密度的巨大改进近年来主要由于导体制造技术的相应改进而已经变得可能。 一种这样的制造技术涉及到在掩膜布局中布置辅助特征以提高掩膜布局上的、旨在印刷于晶片上的图案的焦深。这样的辅助特征可以是印刷辅助特征(例如超分辨率辅助特征)...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。