技术编号:6582289
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及数字电路逻辑设计领域,特别是涉及一种版图可定制的级联阻塞式同 步FIF0(first in first out先进先出)电路系统。背景技术同步FIFO是数字电路系统中的一种常用功能模块,主要用于解决逻辑设计中数 据先进先出的存储问题,可以进行数据的同步读取或写入操作。传统的同步FIFO由读、写 指针控制电路和存储体三部分组成。随着存储深度的加深,读、写指针控制电路的规模也相 应增大,芯片面积随之增大,且不得不依赖自动布局布线工具来实现版图,因此很...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。