技术编号:6583441
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种基于FPGA的十进制浮点乘法器设计,它采用了 DPD(Densely-packeddecimal)编码、新型BCD编码、Signed—Digit radix—5禾口Decimal 32 2CSA等先进、快速的算法,利用Verilog HDL硬件描述语言编程实现,能够在FPGA开发平 台上进行符合IEEE 754-2008新标准的64位十进制浮点数的乘法运算,其主要用于银行金 融、图像处理和医疗等行业。背景技术目前,IEEE 二进制浮点数算术...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。