技术编号:6614298
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明一般涉及流水线处理器,尤其是涉及到使用彼此延迟的执行单 元的一种级联排列的处理器。背景冲支术典型地,计算机系统包含几个集成电路(IC),包括一个或多个用于处理计算机系统中的信息的处理器。现代的处理器经常以流水线的方式处 理指令,按一系列步骤执行每条指令。典型的,每个步骤由流水线中一个 不同的级(硬件电路)执行,每个流水线级在一个给定的时钟周期内按其 步骤执行一条不同的指令。因而,如果一个流水线满负荷,那么每个时钟 周期就要处理一条指令,从而增加了吞吐...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。