技术编号:6620537
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种内存控制器及其操作方法,尤其涉及一种可使用次级(downgrade)内存并对其做初始化的内存控制器及其操作方法。背景技术 附图说明图1为一般DDR SDRAM内存的方框图,从SDRAM开始的主流DRAM皆具有类似结构。该内存被划分为多个记忆槽(Bank),每个记忆槽通过槽地址来选取,而记忆槽中的数据可以通过多个行(column)地址及列(row)地址来加以选择存取。如图1所示,随着内存容量的逐渐增大以及为了配合内存内部结构的设置,行地址及列地...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。