技术编号:6622924
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明提供一种降低差分串扰的PCB走线设计方法,芯片差分引脚焊盘和差分对layout耦合走线时,芯片引脚的耦合极性与差分线对的耦合极性相反,其各自对应产生的串扰噪声极性也相反,这样,噪声信号叠加时,由于幅度极性相反,势必大部分噪声能量相互叠加抵消,因而可有效降低串扰噪声。本发明的一种降低差分串扰的PCB走线设计方法和现有技术相比,本设计方法通过优化layout走线方式,来减少信号串扰,提高产品质量,有效的降低高频信号因高密度互连而产生的串扰影响,而且本发明...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。