技术编号:6634237
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明公开了一种面向多核多处理器平台的高速缓存(Cache)一致性协议的设计方法,其中,位于两个Cache一致性同步域的Cache行具有两种共享态,所述两种共享态分别用于指示所述Cache行在两个Cache一致性同步域中的共享情况。本发明公开的,能够减少部分写操作及无效操作引起的数据同步消息数量,降低数据同步消息延迟,从而提升协议的数据同步效率。专利说明面向多核多处理器平台的Cache —致性协议的设计方法 [0001]本发明涉及计算机系统结构领域,...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。