技术编号：6647157
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明的实施例涉及微处理器和微处理器系统。更具体地说，本发明的实施例涉及在对一个或多个处理器核心高速缓存的多个访问之中的高速缓存过滤。背景技术 微处理器已经发展成允许多个软件程序同时运行的多核心机器。处理器“核心”通常指用于解码、调度、执行和退出指令的逻辑和电路，以及使指令能够不按程序次序执行的其它电路，例如分支预测逻辑。在多核心处理器中，各核心通常使用诸如一级(L1)高速缓存的专用高速缓存并从中取回更频繁使用的指令和数据。多核心处理器内的一个核心可能试图...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。