技术编号:6738755
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明关于一种存储控制器,特别是一种具有时钟信号占空比调整机制的存储控制器与存储系统。背景技术当动态随机存取存储器(dynamic random access memory,DRAM)控制器存取DRAM时,该DRAM控制器传送一个时钟信号给该DRAM,该DRAM传送回一个DQS信号给DRAM控制器,用以对数据信号DQ进行取样。该取样信号DQS根据该时钟信号产生,且如果该时钟信号的质量不够好,如占空比(duty cycle),被DRAM控制器所取得的数据可能...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术无源代码,用于学习原理,如您想要源代码请勿下载。