技术编号:6738819
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及存储器电路、集成电路以及用于从存储器电路去除错误的影响的方法。背景技术为了确保计算机系统的可靠性,可检测并校正电子存储器结构中存储的数据中的错误。已经通过使用校验位(parity bit)来检测存储器中的错误。校验位是可添加到存储器结构以确保存储器中存储的数据的完整性的 位。每当数据被写入到存储器,逻辑电路(例如,校验生成电路)就检查数据并确定高数据状态(例如,“I的”)的数量。基于高数据状态的数量来计算存储器中存储的数据的校验。在偶校验位的情况...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术无源代码,用于学习原理,如您想要源代码请勿下载。