技术编号：6744216
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及到一种半导体存储器件，更确切地说是涉及到带有分层位线结构的动态随机存取存储器(DRAM)中位线预充电电路的一种改进。为了以小的芯片面积来实现高的存储容量，通常提出了带有所谓分层位线结构的DRAM。在这种DRAM中，对应于一个主位线对，提供了多个子位线对，而且每一个子位线对都通过两个选择晶体管而连接于主位线。例如，日本专利公开第60—234296(1985)号公开了一种只将选定块中的子位线对连接到主位线对的技术。在带有此种分层位线结构的DRAM中，...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术无源代码，用于学习原理，如您想要源代码请勿下载。