技术编号：6749910
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。背景技术本发明一般地涉及高速同步存储系统，具体说，涉及设置存储器件的读延迟以便从任何存储器件读取的数据同时到达存储控制器。背景技术附图说明图1给出一个示范性计算机系统。该计算机系统包括处理器500、存储子系统100以及扩展总线控制器510。存储子系统100和扩展总线控制器510经由局部总线520连接到处理器500。扩展总线控制器510还连接到至少一条扩展总线530，扩展总线530可以连接各种外设540-542，例如大容量存储设备、键盘、鼠标、图形适配器以及...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术无源代码，用于学习原理，如您想要源代码请勿下载。