技术编号:6751301
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及半导体存储器,特别是涉及在低速工作模式中可削减输入输出端子的半导体存储器。 背景技术 作为高容量而且高速地输入输出数据的半导体存储器,DDR-SDRAM(双数据速率同步动态随机存取存储器)正在实用化之中。参照图33,DDR-SDRAM200包括地址缓冲器210、时钟缓冲器220、控制信号缓冲器230、控制电路240、模式寄存器250、存储单元阵列260、DLL(延迟锁定环)270、I/O缓冲器280、QS缓冲器290和数据总线BS1、BS2。地址...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术无源代码,用于学习原理,如您想要源代码请勿下载。