技术编号:6751826
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及通过对半导体存储电路中,特别是DRAM芯片中存储单元施加比通常工作模式时高的电压,来筛选具有与早期缺陷关联的潜在缺陷的芯片的老化试验电路。背景技术 图4示出了现有的半导体存储电路的结构。现有的半导体存储电路包括具有配置成矩阵状的多个存储单元MC的存储单元阵列1。对存储单元阵列1的行设置了位线对BL1和/BL1以及位线对BL2和/BL2,而对存储单元阵列1的列设置了多条字线WL。存储单元MC位于位线与字线WL的交点处,各存储单元MC是由1个晶体管和...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术无源代码,用于学习原理,如您想要源代码请勿下载。