技术编号:6753318
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及半导体存储技术,尤其是存储器的测试技术。 背景技术闪存通常由以行与列配置的存储单元阵列组成,阵列中每个单元列是由多条字线 (WL)所连接,而每个单元行是由多条位线(BL)所连接,任何既定的存储单元可以通过适当 的字线与位线的组合而唯一指定。图1所示为常规闪存中一页存储单元阵列的结构示意图。其中,每页上包括32个 串联的晶体管101-132,首个晶体管101的漏极与漏极选择单元150的源极相连接,其源极 与同单元列上的下一个晶体管102的漏极相连接...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术无源代码,用于学习原理,如您想要源代码请勿下载。