技术编号:6754056
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明一般涉及要求产生多时序(时序信号)的任何DLL(数字锁定环)结构,更具体地说涉及用于能够产生任何所要求数量的eDRAM(嵌入式动态随机存取存储器)的eDRAM的简单模块化DLL结构。本发明一般可适用于要求产生多时序的任何DLL(数字锁定环结构,并且可适用于一般例如提供存储器阵列芯以及输入和输出数据的时序的存储器产品,包括嵌入式和非嵌入式DRAM和SRAM(静态随机存取存储器)和存储器控制器。背景技术 DLL(数字锁定环)结构经常用于产生所要求的时序信...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术无源代码,用于学习原理,如您想要源代码请勿下载。