技术编号：6756317
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明主要涉及嵌入式动态随机存取存储器(嵌入式DRAM)，尤其涉及采用集成在每个DRAM中的分布式行地址计数器的并发刷新模式和设计。背景技术 半导体技术的进步已能够设计具有超过1Giga Hz性能的处理器。但是，系统性能常常受其存储器性能的约束。该缺点的存在对于帮助处理器实现必要速度的高性能嵌入式DRAM产生潜在的强烈需求。对于90nm和超过90nm的技术时代，很难减小单元尺寸和进一步提高嵌入式DRAM的阵列存取晶体管性能。这些是真实的，因为当器件泄漏存在...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术无源代码，用于学习原理，如您想要源代码请勿下载。