技术编号:6756827
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种先进先出队列(FIFO queue)的设计。特别是,涉及多队列架构中之相依顺序控制。在高度整合的系统中,存储器可被多个装置存取,并以多路的模式运作。因此,提升存储器数据存取频宽(bandwidth),是增进系统效能并使系统符合延迟需求的重要方法。在存储器控制器设计中,已有一些装置被用来最佳化动态随机存取存储器(DRAM)的总线使用率。当存储器控制器接到存储器存取要求时,正确的存储器指令会根据目前同步动态随机存取存储器(SDRAM)的内部状态来...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术无源代码,用于学习原理,如您想要源代码请勿下载。