技术编号:6760711
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种适于伪SRAM的并行数据路径体系结构,更具体来说,涉及允许以多种不同操作模式和时钟频率从存储器阵列读取数据的体系结构。背景技术 静态随机存取存储器(SRAM)芯片在如无线电话的移动和无线装置中广泛地被采用。不同于动态随机存取存储器(DRAM)装置,SRAM将信息保留在存储器阵列中,同时持续施加电源,而无需周期性刷新操作。虽然具有如速度、成本和易于操作等的优点,但是SRAM比相当存储器容量的DRAM明显庞大,因为SRAM存储器阵列的每个存储元件...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术无源代码,用于学习原理,如您想要源代码请勿下载。