技术编号：6763894
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明提供一种方法和装置以确定与总线上的负载相关联的最差情况的建立和保持位模式流，以及确定施加于相对于与该负载相关联的DLL而被传达的进入的位模式的时移。专利说明使用基于模式的信令调制的存储器定时优化背景技术[0001]延迟锁相环(DLL)是能够被用来改变(例如，调制)时钟信号(例如，具有周期性波形的信号)的相位的数字电路。DLL通常被用来增强集成电路(诸如，存储器控制器)的时钟的定时，以确保当I被传输至存储器储库时，在存储器储库处接收(例如，锁存)1。如...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术无源代码，用于学习原理，如您想要源代码请勿下载。