技术编号：6765634
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明提供了一种SRAM的读取、缓存电路，该结构包括可控缓存装置，由第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和第五NMOS管组成；读取电路，由第一PMOS管、第二PMOS管、第三NMOS管、第四NMOS管、第六NMOS管和第七NMOS管组成。与此相应的，本发明还提供了一种SRAM的读取、缓存方法。与现有技术相比，采用本发明提供的技术方案具有如下优点通过同时实现对数据的读取和锁存的方法，减少了版图面积，简化了电路结构，降低了成本。专利说...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术无源代码，用于学习原理，如您想要源代码请勿下载。