技术编号：6773782
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及一种半导体存储器件，具体地说涉及一种具有堆积式体(stacked bank)结构的半导体存储器件，其使能多个存储体的每一个存储体的解码的行地址信号，以及激活耦合到该多个存储体的每一个存储体的存储单元(cell)的字线。背景技术 诸如DRAM(动态随机访问存储器)之类的半导体存储设备包含以行和列排列的存储单元阵列。行和列的交叉点定义了存储单元位置的地址。通常，每个存储单元包含用于储存电荷的电容器和用于选通该电荷到位线上的晶体管。电荷是数据位的表达，...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考，增加技术思路，做技术知识储备，不适合论文引用。
该类技术无源代码，用于学习原理，如您想要源代码请勿下载。