技术编号：6775227
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及一种半导体存储装置，并且更具体地，涉及一种提供可靠操作的半导体存储装置。背景技术 当包含动态随机存取存储器(DRAM)的系统的操作具有误差时，对该系统进行复位。在复位操作期间，该系统切断电力且将电力重新施加至DRAM。在施加电力之后，DRAM需要预定延迟来恢复其正常功能。诸如DDR3DRAM的一些DRAM包含复位插脚，用于接收用于对该系统进行复位的复位信号。在此状况下，尽管系统处于复位状态，但是电力被不断地供应至DRAM，并因此可能减少预定延迟。...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术无源代码，用于学习原理，如您想要源代码请勿下载。