技术编号:6782325
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本公开涉及半导体存储器件,而且更具体地,涉及用于动态随机存取存储器(DRAM)单元的。 背景技术图1示出传统DRAM单元的框图,图2示出传统位线读出放大器的电 路图,而图3示出传统DRAM中的块隔离控制单元的电路图。参照图1至3,由于上部和下部单元块共享读出放大器,通常使用位线 隔离(BIS)载体(bearer)以减少位线负荷。同样,由于将未选4奪块的位线 预充电到位线预充电电压VBLP,每个位线读出放大器中包括用于将位线预 充电到位线预充电电压VBLP的...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术无源代码,用于学习原理,如您想要源代码请勿下载。